Недостатком удвоителей частоты, часто применяемых в цифровых системах, является необходимость настройки для каждой конкретной частоты. Предлагаемая схема, предназначенная для использования в делителях на N, не требует регулировки в диапазоне от 0 до нескольких мегагерц.

При прохождении сигнала через схему каждый инвертор, помимо инвертирования импульса, вносит небольшую задержку (обычно 20 нс). Так, например, сигнал в точке D инвертируется спустя 60 нс после инвертирования входного сигнала в точке Л, следовательно, на обоих входах вентиля 6 высокие потенциалы сохраняются в течение 60 нс после переключения входного сигнала в точке А с низкого уровня на высокий. В этом случае выходное напряжение вентиля 6 (точка F) уменьшается через 60 нс после прихода положительного перепада на вход схемы. Почти аналогичный процесс происходит в вентиле 5; отличие только в том, что на его выходе формируется низкий потенциал в течение 60 нс после прихода отрицательного входного перепада. В схеме, показанной на рисунке, инверторы 1, 2 и 3 выполняют двойную функцию при формировании отрицательных импульсов длительностью 60 нс в точках F и G. Такое схемное решение позволяет уменьшить число вентилей.

Удвоитель частоты, не требующий регулировки

Выходные импульсы вентилей 5 и 6 поступают на входы вентиля 7', который формирует положительный импульс 60 нс при уменьшении потенциала на любом из его входов. Уменьшение потенциала на одном входе совпадает с передним фронтом каждого входного импульса в точке А, а уменьшение потенциала на другом входе совпадает с задним фронтом, поэтому частота выходных импульсов в точке Н удваивается по отношению ко входной в точке А.

Автор: Н.Макгэхи; Публикация: Н. Большаков, rf.atnn.ru

Logo SchematicsBlog.com
Дата создания
Дата изменения
Добавить комментарий

Защитный код
Обновить

Навигация

Инструкции по эксплуатации

Copyright © 2022 Электрические принципиальные схемы.